一種高穩(wěn)定性低功耗自偏置鎖相環(huán)設計
作者：劉克賽; 郭建 湘潭大學物理與光電工程學院; 湖南湘潭411105
摘要：設計了一種高穩(wěn)定性低功耗的自偏置鎖相環(huán),采用單電荷泵結(jié)構(gòu),并加入了快速啟動電路,在不增加功耗的前提下,減小了環(huán)路的鎖定時間。電路具有固定的阻尼因子,同時通過推導計算,確定了電路參數(shù),使電路處于相位裕度最佳點附近,因此提高了鎖相環(huán)(PLL)電路的穩(wěn)定性。在SMIC40nmCMOS工藝模型下仿真,結(jié)果表明,該PLL電路工作頻率范圍為62.5~1500MHz,在500MHz輸出頻率的相位噪聲為-97.56dBc@1MHz,1.1V電源供電下消耗功耗2.5mW。輸出頻率為500MHz時,鎖定時間小于2μs。
注：因版權方要求，不能公開全文，如需全文，請咨詢雜志社。
中國集成電路雜志
中國集成電路雜志， 月刊，本刊重視學術導向，堅持科學性、學術性、先進性、創(chuàng)新性，刊載內(nèi)容涉及的欄目：產(chǎn)業(yè)發(fā)展、設計、系統(tǒng)、工藝、封裝、企業(yè)與產(chǎn)品等。于1994年經(jīng)新聞總署批準的正規(guī)刊物。
- 部級期刊
- 1個月內(nèi)審核
